领挚科技在半导体领域【顶级国际会议IEDM】发表论文

近日，第68届IEEE International Electron Devices Meeting（IEEE IEDM，国际电子器件大会）在美国旧金山召开。IEDM是微电子器件领域的顶级会议，在国际半导体技术界享有很高的学术地位和广泛的影响力，被外媒誉为“微电子器件领域的奥林匹克盛会”。

近期，领挚科技又一最新技术成果入选IEDM2022！领挚科技与上海交通大学、普渡大学、华中科技大学合作的论文“Monolithic 3D Integration of Vertically Stacked CMOS Devices and Circuits with High-Mobility Atomic-Layer-Deposited In2O3 n-FET and Polycrystalline Si p-FET: Achieving Large Noise Margin and High Voltage Gain of 134 V/V”在IEDM上发表。

（图片为论文截图）

论文背景

在互补金属氧化物半导体（CMOS）应用中，需要一种后道（BEOL）工艺兼容的具有低热预算的n型器件和p型器件。低温多晶硅（LTPS）具有高的空穴迁移率和约400-450℃的低温制造工艺，是一个潜在的合适的p型FET候选者。

氧化物半导体，如氧化铟（In2O3）、氧化铟镓锌（IGZO）、氧化铟钨（IWO）、氧化铟锡（ITO），由于其低温工艺、高电子迁移率和低漏电电流，被认为是单片三维集成的有前途的n型沟道材料。如果能将氧化物半导体n-FET和LTPS p-FET实现BEOL单片三维集成，不仅可以进一步提高CMOS逻辑电路的面积效率，而且还能够用于动态随机存取存储器（DRAM）的应用。

核心要点

开发了垂直堆叠p型低温多晶硅（LTPS）顶栅晶体管和n型背栅氧化物半导体(ALD In2O3)晶体管的单片三维集成技术，热预算低至450 ℃兼容CMOS后道（BEOL）工艺，实现了类似于互补场效应晶体管（CMOS）的LTPO结构，所构筑的基本逻辑电路展示了高电子迁移率、大归一化噪声容限和高电压增益。

（单片三维集成的LTPO反相器的(a)扫描电镜(SEM)截面图，(b) ALD In2O3 n-FET和(c) LTPS p-FET的高角度环形暗场扫描透射电子显微镜(HAADF-STEM)截面图以及能量色散光谱(EDS)图）

成果与讨论

所制造的LTPO反相器的ALD In2O3 n-FET电子迁移率达到23.8 cm2/V⋅s，可平衡LTPS的高空穴迁移率，从而实现高性能反相器，在VDD为2 V时，具有134.3 V/V的高电压增益和0.84 V的大噪声容限， 而NANDR逻辑门具有从零到VDD的全摆幅特性。

目前主流的先进技术中，氧化物半导体n-FET主要采用IGZO沟道，而p-FET主要采用LTPS沟道，它们所采用的工艺大多等离子体增强化学气相沉积和溅射工艺。对比而言，本工作中尝试使用的是ALD In2O3作为n-FET沟道，具有领先的电子迁移率，并实现了最大的归一化噪声容限和最高的电压增益，为先进的逻辑电路提供了一种可行的工艺路径。

（LTPS p-FET的(a)转移特性和(b)线性迁移率以及ALD In2O3 n-FET的(c)转移特性和(d)线性迁移率）